AMD ha publicado un conjunto de parches para el código del controlador EDAC (Error Detection and Correction) de la compañía para los procesadores EPYC de próxima generación basados ​​en la microarquitectura Zen 4. Los nuevos parches indican que las próximas CPU admitirán un ancho de banda de memoria y una capacidad por socket sin precedentes.

los parches (Encontrado por Phoronix) brindan soporte para DIMM registrados DDR5 (RDIMM) y DIMM de carga reducida (LRDIMM) DDR5 para los procesadores EPYC de cuarta generación con nombre en código Genoa (CPU de la familia 19h modelos 10h-1Fh y A0h-AFh).

Los parches también confirman que la próxima serie EPYC 7004 admitirá hasta 12 controladores de memoria por zócalo, frente a ocho para las partes de servidor existentes de AMD. Desafortunadamente, no sabemos cuántos DIMM por canal (DPC) admitirán los chips.

Doce canales de memoria DDR5 de 64 bits teóricamente aumentarían el ancho de banda de memoria disponible para los procesadores Genoa a la friolera de 460,8 GB / s por socket, un aumento significativo en comparación con los 204,8 GB / s disponibles para las CPU EPYC de la generación actual con DDR4-3200.



Fuente de la Publicacion AQUI

Por admin

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *